



Fenerbahçe Üniversitesi

BLM 201 – Mantıksal Sistem Tasarımı

LAB 5: Bellekler

Önemli Not: Aşamaları tamamladıkça, dersin hocası veya asistanı yanınıza çağırarak, tamamladığınız aşamayı gösterdikten sonra diğer aşamaya geçiniz.

LAB Hakkında:

Verilog Dili ile bellekler konusunda uygulamalar yapılacaktır.

Üniversitede 5 adet FPGA kartı online eğitim için sunucuya bağlanmıştır.

Sunucudaki FPGA'lere

- 10.18.0.136::3121
- 10.18.0.136::3122
- 10.18.0.136::3123
- 10.18.0.136::3124
- 10.18.0.136::3125

Adreslerinden erişilebilir. FPGA'lere erişim gösterilecektir.

Yapılacak tasarımlar online eğitim nedeniyle, FPGA'lerin üzerindeki butonlara basıp, LED'leri gözlemlemek mümkün değildir.

Dolayısıyla bunu dolaylı olarak mümkün kılmak için, yapılacak tasarımlarda Xilinx'in VIO (Virtual Input Output) IP'si de birlikte kullanılacaktır.

LAB'ın aşamaları ve puanlar:

1- Ön aşamalar (0 Puan)

Horizon sayfası üzerinden Üniversite'ye bağlanınız.

Vivado tasarım aracında, XC7A35Tcpg236-1 (Basys 3) cihazı için boş bir proje açınız.

Basys3 için hazırlanmış kısıt dosyasını indirip projenize ekleyiniz.

http://levent.tc/files/courses/digital_design/labs/basys3.xdc

ROM tabanlı LED'leri hareket ettiren bir tasarım yapılacaktır. 8 LED kullanılacak ve LED'lerin hareketleri şu şekilde olacaktır.

```
* _ _ _ _ _ *
- * _ _ _ _ * -
-- * _ _ * _ -
--- * * _ _ -
-- * * * * _ -
_ * * * * * _
-- * * * * _ -
--- * * _ _ -
-- * _ _ * _ -
- * _ _ _ _ * -
* _ _ _ _ _ *
```

11 adresi olan 8 bitlik bir ROM tasarımı yapın . ROM'un içeriklerini LED'in hareketlerine göre doldurun. LED'lere 1 sn'de bir adreslerden veriler okuyarak besleyip, beklenen hareketi gözlemleyiniz.

2- LED RAM (100 Puan)

İlk tasarımda kullanılan ROM'u RAM'e dönüştürünüz. Tasarıma 12 adet switch ve 3 buton eklenecektir.

Tasarımda adresGiris, dataGiris ve yazmaAktif isiminde 3 saklayıcı eklenecektir.

adresGiris saklayıcısına buton1 basıldığında switch'lerin değeri,
dataGiris saklayıcısına buton2 basıldığında switch'lerin değeri,
yazmaAktif saklayıcısı, buton3'e basıldığında 1 olacaktır

Bu 3 saklayıcı kullanılarak RAM'in içerisindeki LED pattern'leri güncellenebilir olacaktır.

Başlangıçta olan pattern'in 5. Elemanı olan

```
_ * * * * * _
```

Pattern'ini

```
_ * * _ _ * * _
```

olarak tasarım FPGA üzerinde çalışırken switch ve butonları kullanarak güncelleyiniz. LED pattern'inin değiştiğini gözlemleyiniz.