### Mantıksal Sistem Tasarımı – BLM 201

#### Hafta 5: Doğrulama Yaklaşımları



Fenerbahçe Üniversitesi



### 5. Hafta İçeriği

- Doğrulama Yaklaşımları
  - Verilog Testbench Oluşturma
  - ISIM Simulasyon Aracı



- Verilog/VHDL ile RTL tasarımınızı gerçeklediniz.
- Syntax'ta hata yok, bitstream üretildi, ancak ...
- Tasarımın doğru çalıştığından emin olmak için ne yapmak gerekir?
  - FPGA'e konfigüre edip denemek.
    - Deneme yanılma yapılır.
    - Sorunları gözlemlemek kolay olmayabilir.
    - Zaman açısından çok maliyetlidir.



- Modern dijital sistem doğrulama yaklaşımlarında, fonksiyonel doğrulama yapılmaktadır.
- Bir tasarımın tamamlanmasında harcanan eforun toplamının
  - %30'u tasarım
  - %70'i doğrulama süreçleri

oluşturmaktadır.



- Tasarım'ı FPGA'e konfigüre etmeden önce bilgisayar üzerinde simulasyon araçları ile doğrularız.
- Simulasyonun, FPGA'e konfigüre edip denemeye göre avantajları
  - Tasarımda değişiklik yapıldığında, çok hızlı yeniden deneme imkanı
  - Tasarımdaki tüm sinyallerin cycle hassasiyetinde görüntüleyebilme



- Simulasyon yapmak için, tasarımı tamamlanmış olan modül alınır.
- Yine Verilog/VHDL kodu yazılarak, test edilmek istenen modül için giriş üreten ve çıkışlarını kontrol eden bir modül yazılır.
- Ancak test modülleri sentezlenebilir olmak zorunda değildir. Yani for, while.. gibi verilog'da sentezlenemeyen bazı yapılar testbench kodlarında kullanılabilmektedir.



- Testbench'ler 3'e ayrılabilirler.
  - Basit Testbench: Bu yapıdaki testbench'lerde modülün girişlerine girişler beslenir, modülün ürettiği çıkışlar tasarımcı tarafından incelenerek doğru çalışıp çalışmadığına karar verilir.
  - Test edilen modüllerin instantiate ismi genellikle DUT (Design Under Test)seçilir





- Testbench'ler 3'e ayrılabilirler.
  - Kendini kontrol eden (Self checking): Bu testbench'lerde verilen girişlere göre test edilen modülün ürettiği sinyaller tasarımcı tarafından manuel olarak gözlemlenmez. Testbench, test edilen modülün çıkarttığı sinyalleri otomatik olarak doğru veya yanlış olduğunu kontrol edecek şekilde tasarlanır.





- Testbench'ler 3'e ayrılabilirler.
  - Test vektörleri ile kendini kontrol eden (Self checking with vectors): Bu testbench'te, test edilecek modülen verilecek girişler ve modülün üretmesi beklenilen çıkışlar bir dosyada önceden hazırlanır. Bu dosyadan testbench istenilen zamanlarda okuma yaparak modüle giriş besler ve modülün ürettiği sonucu, beklenen sonuç ile aynı olup olmadığını kontrol eder





#### Örnek:

 y = (b · c) + (a · b) devresinin RTL tasarımını yapıp, testbench ortamında doğrulayacak bir tasarım gerçekleştiriniz.



• 
$$y = (b \cdot c) + (a \cdot b)$$

# 

#### Doğrulama Yaklaşımları

### ornekRTL modülüne çeşitli girişler besleyen bir test modülü verilmektedir.

`timescale 1ns / 1ps

module testbench(); reg a, b, c; wire y;

ornekRTL DUT (.a(a), .b(b), .c(c), .y(y) );

initial begin

a = 0; b = 0; c = 0; #10; c = 1; #10; b = 1; c = 0; #10; c = 1; #10; end

endmodule

# ALLE UNALRSITES

#### Doğrulama Yaklaşımları

### initial bloğu sadece simulasyon başladığında tek seferlik çalıştırılacaktır.

Basit testbench yaklaşımı ile tasarlanmıştır. Girişler otomatik olarak verilmekte ancak çıkışların doğru veya yanlış olduğu otomatik olarak kontrol edilmemektedir. `timescale 1ns / 1ps

module testbench(); reg a, b, c; wire y;

ornekRTL DUT (.a(a), .b(b), .c(c), .y(y) );

initial begin

a = 0; b = 0; c = 0; #10; c = 1; #10; b = 1; c = 0; #10; c = 1; #10;

endmodule

end



#### Kendini kontrol eden testbench

- Kontrol mekanizmaları barındırır, hata varsa kullanıcıyı uyarmak için hata mesajı yazdırabilir
- \$display komutu simulasyon aracında ekrana bilgi mesajı yazdırmak için kullanılmaktadır.

#### `timescale 1ns / 1ps

module testbench2(); reg a, b, c; wire y;

ornekRTL dut(.a(a), .b(b), .c(c), .y(y));

initial begin a = 0: b = 0: c = 0: #10; if (y !== 1) \$display("1. cikis hatali."); c = 1: #10; if (v !== 0)\$display("2. cikis hatali."); b = 1: c = 0: #10; if (v !== 0)\$display("3. cikis hatali."); end endmodule



#### Kendini kontrol eden testbench

- Bu yaklaşımda, çok fazla test edilmesi gereken giriş varsa bunları manuel olarak vermek çok zor olabilir.
- Bunun için bir dosyadan okuyup giriş olarak veren bir testbench hazırlanabilir.

`timescale 1ns / 1ps

module testbench2(); reg a, b, c; wire y;

ornekRTL dut(.a(a), .b(b), .c(c), .y(y));

initial begin a = 0: b = 0: c = 0: #10; if (y !== 1) \$display("1. cikis hatali."); c = 1: #10; if (v !== 0)\$display("2. cikis hatali."); b = 1: c = 0: #10; if (v !== 0)\$display("3. cikis hatali."); end endmodule

# HCE UNIL FRS TESS

#### Doğrulama Yaklaşımları

#### Clock barındıran bir RTL örneği

`timescale 1ns / 1ps

module counter (clk, reset, enable, count); input clk, reset, enable;

output reg [3:0] count = 0; reg [3:0] countNext = 0;

always @ (posedge clk) begin count <= #1 countNext; end

always@(\*) begin countNext = count; if (reset == 1'b1) begin countNext = 0; end else if ( enable == 1'b1) begin countNext = count + 1; end end

endmodule



#### Clock barındıran bir RTL testbench örneği

module counter\_tb;
reg clk, reset, enable;
wire [3:0] count;

counter U0 ( .clk (clk), .reset (reset), .enable (enable), .count (count) );

initial begin clk = 0; reset = 0; enable = 0; #10; enable = 1; end

always #5 clk = !clk;

endmodule



#### Endüstride sıklıkla kullanılan simulasyon araçları

- Vivado ISIM
- Modelsim / Questa (Mentor)
- VCS (Synopsys)
- Icarus Verilog (Açık kaynak)
- Verilator (Açık kaynak)



#### Vivado ISIM Simulator'u ile Simulasyon

#### • Vivado ISIM Simulator'u ile Simulasyon

PROJECT MANAGER - project_1		
Saureas	2 0 7 7	Droject Summany v ernekPTI v v
Sources	? _ U U X	Project summary × offerrit.v ×
Q,   ¥   ♦   +   ☑   ● 0	۰	C:/Users/Emre/Desktop/partialReconfig/lab3/project_1/project_1.srcs/sources_1/new/ornekRTL.v
✓  ☐ Design Sources (1)		Q, 🔛 ← → 🐰 🗉 🗈 🗙 🖊 🎟 ♀
ornekRTL (ornekRTL.v)		1. Stimescale inc. ( inc.
> 🚍 Constraints		
		3 ⊖ module ornekRTL(input a, b, c, output <b>reg</b> y);
✓		4
ornekRTL (ornekRTL.v)		5 - always@(*)
>  Utility Sources		6⊖ y = ~b & ~c   a & ~b;

• İlk durumda, test edilecek olan modül(ler)'in tasarımı tamamlanır.

 Tasarıma testbench dosyası eklemek için project manager'daki Sources bölümünde, simulation source'in altında sim\_1'e sağ tıklanır. Add Sources... sekmesine tıklanır. Açılan pencerede aynı bir tasarım dosyası ekler gibi ilerlenir ve boş bir testbench dosyası elde edilir. Bu dosya, sim\_1'in içerisine gelecektir.



PROJECT MANAGER - project\_1 ? \_ O Ľ X Sources Ø Design Sources (1) ornekRTL (ornekRTL.v) > 
Constraints Simulation Sources (1) Sim 1 (1) Simulation-Only Sources Properties... Ctrl+E Run Simulation > 🗅 U Reset Simulation Hierarchy Update Refresh Hierarchy IP Hierarchy Make Active Hierard Edit Constraints Sets... Edit Simulation Sets... Tcl Cor Add Sources... Alt+A



#### • Eklenen yeni dosyanın içerisine testbench kodları yazılır.

Sources ? _ D 🖸 🗙	Project Summary × ornekRTL.v × testbench.v ×
$\mathbf{Q}_{\mathbf{x}} \mid \mathbf{a}_{\mathbf{x}} \mid $	C:/Users/Emre/Desktop/partialReconfig/lab3/project_1/project_1.srcs/sim_1/new/te
✓	
ornekRTL (ornekRTL.v)	
> 🗁 Constraints	1 `timescale lns / lps
✓	3 ( module testbench();
✓	4 <b>reg</b> a, b, c;
testbench (testbench.v) (1)	5 wire y;
	6
	7 ornekRTL DUT (.a(a), .b(b), .c(c), .y(y) );
>	8 ¦
	$9 \ominus$ initial begin
	$\mathbf{a} = 0;$
	B = 0;
	12  C = 0;
	13 #10;
	14, $C = 1;$
	15 #10;
Hierarchy Libraries Compile Order	16 b = 1;
	<



 Bu aşamada dikkat edilmesi gereken bir nokta vardır. Aynı tasarım dosyalarında olduğu gibi simulasyon dosyalarında da tepe modül kavramı vardır. Bir tasarımı simule etmek için kullanılacak simulasyon kodlarının tepe modülü vivado'da belirtilmelidir.



- Vivado'da önce tasarım dosyası eklendiyse, ilk başta bu dosya hem tasarım hem de simulasyon klasörüne eklenmekte ve her iki durum için tepe modül otomatik olarak belirlenmektedir.
- Yani bu durumda simulasyon tepe modülü olarak yeni tasarlanan test modülü seçilmelidir.

#### • Simulasyon tepe modülünün değiştirilmesi











 Bu aşamadan sonra simulasyon başlatılabilir. Bunun için simulasyon penceresinden "Run Behavioral Simulation" 'a basılır.



## AND THE PARTY OF T

#### Doğrulama Yaklaşımları

Simulasyon ilk açılışta aşağıdaki görselde verilen pencereler ekrana gelecektir.

? 🗆 🖸
0 ps
1,000,



SIMULATION - Behavioral Simu	lation - Functional -	sim_1 - testbench				?
Scope × Sources	(	Objects × Protoco	ol Insta 🤉 💶 🖸	ornekRTL.v >	× testbench.v × Untitled 1	× ? 🗆 Ľ
Q ₹ \$	•	Q,	٥	Q, 🛛 💾 🛛 🤁	Q   ☆   ₩   ₩   1	de   der   +F   Fe   +F   Hill   🛛 🗘
Name	Di 🏠 T	ame	Value ^			1,000,000 p≊
🗸 📒 testbench	te	🐌 a	1	Name	Value	1,000,
📒 DUT	or	14 в	0	11.0	1	
📒 gibi	gl	1⊌ с	0	10 a		
		14 y	1	10 D	0	
				l∰ C	0	
	/			e y	1	

Scope penceresinde, tasarımdaki modüller görülmektedir. Bu modüllerden hangisine tıklanırsa, yan taraftaki objects kısmında o modülün iç sinyalleri listelenecektir.



SIMULATION - Behavioral Simu	lation - Functiona	al sim_1 - testbend	ch			?
Scope × Sources	_ 🗆 🖾	Objects × P	rotocol Insta 🛛 ? 💶 🖸 🖸	ornekRTL.v ×	testbench.v × Untitled 1 ×	? 🗆 🖸
Q ₹ \$	2	Q	۵	Q,   💾   🤤	ର୍   🎇   📲   🔣   🛨	±r   +F   Fe   +F   Fe   - 🏟
Name	Di ^	Name	Value ^			<mark>1,000,000 p</mark> ≦
testbench	te	l <mark>∛</mark> a	1	Name	Value	1,000,
E DUT	or	1 <mark>4</mark> b	0	10		
📕 gibi	gl	1⊌ с	0	ua 14 b	1	
		la y	1	Цс	0	
				1diy	1	
	-					

Objects penceresindeki sinyallerden hangileri testbench ortamında değişimleri gözlemlenmek isteniyorsa, o sinyallere sağ tıklanarak add to wave window denir.





Waveform'da eklenmiş olan sinyaller (simulasyon açıldığında ISIM aracı default olarak testbench tepe modülündeki sinyalleri ekler) görülmektedir.



- Simulasyon başladığında waveform çok fazla zoom-in yapılmış durumda başlatılmaktadır. Waveform'a sağ tıklayarak zoom-out'a veya ctrl+ mouse orta teker'i geriye çevirerek zoom-out sağlanabilir.
- Zoom-out yapılır simulasyonun başına gidildiğinde aşağıdaki figür'deki görsel görülebilir.

			10.000	ns	
Name	Value	<sup>0 ns</sup>		20 ns	40  ns
14 а	0				
🕌 b	0				
14 с	1				
Ъ∎ y	0				



Counter tasarımı simulasyon çıktısı

ornekRTL.v × test	ench.v × Untitled 2 ×				
Q 📓 @ Q 💥 ➡ K ▶ 1 🛨 🛨 + F F∈ → F 🖂					
		10.000 ns			
Name	Value	0 ns  20 ns  40 ns			
🕌 clk	0				
🕌 reset	0				
🐻 enable	1				
> 😼 count[3:0]	0				



 Simulasyon aracı ile modülün üretmesi beklenilen sonuçları ve ara sonuçların (örneğin, dışarı çıkmayan saklayıcı değerleri) doğru üretip üretmediği kontrol gözlemlenebilir.



 Simulasyonun içerisinde çeşitli ekrana bastırma komutları kullanıldı ise, aşağıdaki TCL konsol bölümünden gözlemlenebilir.





 Tasarımda bir değişiklik yapıldığında tekrar simulasyon yapmak için aşağıda gösterilen tuş kullanılabilir.





 Simulasyon başlatıldığında default olarak 10 mikro saniye çalışıp durmaktadır. Simulasyon devam ettirilmek istenirse, aşağıda gösterilen play tuşuna basılabilir.





 Simulasyon aracında sinyallerin değeri X olarak gözüküyorsa, o sinyalin başlangıç ataması yapılmamış demektir. Ne olduğu belli olmayan bir durumdan başlamıştır.



- Simulasyon üzerinde doğrulamanın temel zoruluğu, çok fazla denenebilecek kombinasyonda giriş olabilir.
- Örneğin iki 32 bitlik sayının toplamını yapan devre için, 2^64 farklı giriş beslenebilir. Tüm olası girişleri denemek yıllar sürebilir.
- Dolayısıyla her durumu denemek yerine, kritik girişler besleyerek test edilmelidir.



- Genellikle bir algoritmanın çip tasarımı karşılığı yapılması istendiğinde, bu algoritmalar öncelikle C, C++, Matlab gibi dillerde kodlanır.
- Bu dillerde kodlanmış koda, girişler beslenir ve kodun ürettiği çıkışlar ve giriş olarak beslenen değerler dosyalara yazdırılır.
- Buna "Golden Model" denir. Bu dosyalar, tasarlanan modülün testbench dosyalarında giriş vermek ve üretilen çıkışları kontrol etmek için kullanılır.



- Tasarımınızın testbench simulasyon üzerinde çalışıyor olması, FPGA'e konfigüre ettiğinizde kesinlikle çalışacağı anlamına gelmez.
- Genellikle latch veya tutturulamayan frekans hataları gibi nedenlerden ötürü simulasyonda yakalanamayan ancak kart üzerinde karşılaşılan sorunlar görülmektedir.